Search results

Robot Operating System op de fabrieksvloer

Dit artikel verscheen eerder in Mechatronica&MachinebouwOp de Roscon-conferentie afgelopen september heeft Microsoft een experimentele versie van Ros voor Windows gereleaset. Traditioneel werkt dat robotbesturingssysteem alleen op Linux, dus hiermee is het toegankelijk geworden voor een grote nieuwe groep gebruikers. Saxion-onderzoeker Wilco Bonestroo vertelt op basis van praktijkervaringen over de mogelijkheden van Ros voor de industrie.

Kennisportals 2.0

De oud-directeur van Hewlett Packard, Lew Platt, wist vorige eeuw al te vertellen dat de meest succesvolle bedrijven in de 21e eeuw precies die bedrijven zijn die er het best in gaan slagen om gestructureerd vast te leggen wat hun werknemers weten. Waar Platt op doelde was een instrument dat in vele sectoren lange tijd werd ondergewaardeerd, maar inmiddels van enorme importantie is: kennismanagement. Anno 2006 is kennismanagement simpelweg een noodzakelijk instrument om te kunnen overleven in het - relatief gezien - nog maar net begonnen informatietijdperk. Iedere organisatie, klein of groot, is immers in sterke mate afhankelijk van kennis in hoofden van medewerkers, van hun opgedane ervaringen en van de informatie zoals door hen vastgelegd in documenten en informatiesystemen.

Resource-Efficient Image Buffer Architecture for Neighborhood Processors

Neighborhood image processing operations on Field Programmable Gate Array (FPGA) are considered as memory intensive operations. A large memory bandwidth is required to transfer the required pixel data from external memory to the processing unit. On-chip image buffers are employed to reduce this data transfer rate. Conventional image buffers, implemented either by using FPGA logic resources or embedded memories are resource inefficient. They exhaust the limited FPGA resources quickly. Consequently, hardware implementation of neighborhood operations becomes expensive, and integrating them in resource constrained devices becomes unfeasible. This paper presents a resource efficient FPGA based on-chip buffer architecture. The proposed architecture utilizes full capacity of a single Xilinx BlockRAM (BRAM36 primitive) for storing multiple rows of input image. To get multiple pixels/clock in a user defined scan order, an efficient duty-cycle based memory accessing technique is coupled with a customized addressing circuitry. This accessing technique exploits switching capabilities of BRAM to read 4 pixels in a single clock cycle without degrading system frequency. The addressing circuitry provides multiple pixels/clock in any user defined scan order to implement a wide range of neighborhood operations. With the saving of 83% BRAM resources, the buffer architecture operates at 278 MHz on Xilinx Artix-7 FPGA with an efficiency of 1.3 clock/pixel. It is thus capable to fulfill real time image processing requirements for HD image resolution (1080 × 1920) @103 fcps.

Kennis overbrengen door visualiseren

Interview Eja Kliphuis in SURF Magazine, jaargang 15, nummer 3

Van functies naar competenties: hoe doe je dat?

Van PowerPoint naar het Web

Verslag van een quick scan en selectieproces van een softwarepakket voor het converteren van PowerPoint presentaties voor gebruik op het World Wide Web.